(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平8-125237

(43)公開日 平成8年(1996)5月17日

(51) Int.Cl.<sup>8</sup>

離別記号 庁内整理番号

FΙ

技術表示箇所

H01L 35/32

Α

審査請求 未請求 請求項の数2 OL (全 4 頁)


(21)出願番号	特顏平6-265803	(71)出願人	000000011
form of the bar			アイシン精機株式会社
(22)出顧日	平成6年(1994)10月28日		愛知県刈谷市朝日町2丁目1番地
		(72)発明者	岩 田 裕 司
			愛知県刈谷市八軒町5丁目50番地 株式会
			社アイシン・コスモス研究所
		(72)発明者	榊 原 務
			愛知県刈谷市八軒町 5 丁目50番地 株式会
			社アイシン・コスモス研究所
		(72)発明者	佐々宜靖

## (54) 【発明の名称】 熱電素子

## (57)【要約】

【目的】 超格子構造の熱電半導体よりも製造が早く、 かつバルク構造の熱電半導体よりも小型又は高性能の熱 電素子を得る。

【構成】 バルク状の熱電材料の層6、9の両側に超格子構造の熱電材料の層5、7、8、10を形成し、更に超格子構造の熱電材料の層の両側に電極2、3、4を形成した熱電素子モジュール。



北海道札幌市南区石山832

## 【特許請求の範囲】

【請求項1】 2枚の電極間にバルク状の熱電材料の層と超格子構造の熱電材料の層を挟み込んで形成した熱電素子。

1

【請求項2】 バルク状の熱電材料の層の両側に超格子 構造の熱電材料の層を形成し、更に超格子構造の熱電材 料の層の両側に電極を形成した熱電素子。

### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明はペルチエ効果を利用した 10 冷却装置又は加熱装置や、ゼーベック効果により温度差を用いて発電を行う発電装置等に用いられる熱電素子に関する。

#### [0002]

【従来の技術】従来より、熱電素子として、N型半導体とP型半導体を直列に金属電極を介して挟み込む構造の熱電半導体モジュールがある。この熱電半導体モジュールは半導体を挟み込んだ上下の金属電極間の温度差により発電を行ったり、逆に電流を流すことにより温度差を得るものである。

【0003】この熱電半導体を図4に示す。P型半導体バルク31は金属電極28及び金属電極30の間に挟み込まれている。N型半導体バルク32は金属電極29及び金属電極30の間に挟み込まれている。半導体バルクは単結晶の半導体を焼結して作成する。金属電極28から金属電極29に向けて電流を流すことにより金属電極28及び金属電極29側が冷やされ、金属電極30側が温められる。

【0004】この構造の熱電半導体においては、高温側から低温側の電極へ熱の戻りがあるために半導体バルクの厚みをある程度厚くする必要がある。現状では、半導体バルクの厚みは小さいものでも約1 mm程度必要である。

【0005】しかしながら、このような熱電素子を用いた冷却装置や発電装置にあっては、より小型化又は高性能化が必要となっている。そこで、The 12th internationalconference on thermoelectrics(1993 November 9-11 横浜)出典のMonolithically Interconnected, Superlattice-Structred Thermoelements(MISST) in BizTes, and BizSes Materials for High-Performa 40 nce Thermoelectric Cooling Devices (P322~327)にて開示されるような超格子構造の熱電半導体が提案されている。

【0006】この超格子構造の熱電半導体を図5に示す。超格子構造のP型半導体36は金属電極33及び金属電極35の間に挟み込まれている。超格子構造のN型半導体37は金属電極34及び金属電極35の間に挟み込まれている。超格子構造の半導体は図6に示すように、金属電極33上にBi<sub>2</sub>Te<sub>3</sub>の第1層38、Bi<sub>2</sub>Se<sub>3</sub>又はSb<sub>2</sub>Te<sub>3</sub>の第2層39を重ね、その後順次Bi<sub>2</sub>Te<sub>3</sub>とBi<sub>2</sub>Se<sub>3</sub>

又はSb<sub>2</sub>Te<sub>3</sub>を交互に重ねていく構造を持つ。各層の厚み

は約数nm〜数十nmであり、それぞれMBE(分子線 エキタピシー)法、CVD法等の手法により積層する。 【0007】この超格子構造の熱電半導体では熱伝導率 が小さいので、前述のバルクで作成した場合に比べ、同 一性能において小型化でき、また、同一の大きさで比較 した場合には性能が向上する。

### [0008]

【発明が解決しようとする課題】しかし、超格子構造の 熱電半導体を冷却素子として使用する場合に高温側と低 温側の電極の距離が極端に近いと冷却効果が著しく低下してしまうことがシミュレーションや実験によりわかっている。この為、両電極間の厚みはおおよそ200 $\mu$ m 以上必要となる。この200 $\mu$ m厚の超格子構造の熱電 半導体をMBE法で作成するには蒸着レートを0.02 $\mu$ m/minとして約1週間の連続蒸着となり、とても工業製品としては成立しない。また、製造装置のメンテナンス、耐久性等を考えた場合も現実的でない。

【0009】そこで、本発明においては、超格子構造の 20 熱電半導体よりも製造が早く、かつバルク構造の熱電半 導体よりも小型又は高性能の熱電素子を得ることを課題 とする。

#### [0010]

【課題を解決するための手段】上記課題を解決するため に、請求項1の発明においては、2枚の電極間にバルク 状の熱電材料の層と超格子構造の熱電材料の層を挟み込 んで熱電素子を形成した。

【0011】なお、より好ましくは請求項2の発明のように、バルク状の熱電材料の層の両側に超格子構造の熱電材料の層を形成し、更に超格子構造の熱電材料の層の両側に電極を形成すると作りやすい。

#### [0012]

【作用】上記請求項1の発明によれば、2枚の電極間に電流を流すと、ペルチエ効果により一方の電極が温められ、他方の電極が冷やされる。また、一方の電極を温め他方の電極を冷やすと、2枚の電極間に起電力が生じる。

### [0013]

【実施例】以下、本発明の実施例について図面を参照し ながら説明する。

【0014】図1に本発明の熱電素子の1実施例を示す。熱電素子のモジュール1は、金属電極2,3,4、超格子構造の熱電半導体層5,7,8,10及び熱電半導体層5,7,8,10は、ビスマス、テルル、アンチモン、セレン、ストロンチウム、バリウム、チタン、ニオブ、シリコン、ゲルマニウム、ルテニウム、インジウム、カドミウム、マグネシウム、鉛、鉄、銅、亜鉛から選択される少なくとも1つの元素を含む2種類以上の化合物薄膜が交互に積層されたものである。熱電半導体の

3

バルク層 6,9は、ビスマス、テルル、アンチモン、セレン、ストロンチウム、バリウム、チタン、ニオブ、シリコン、ゲルマニウム、ルテニウム、インジウム、カドミウム、マグネシウム、鉛、鉄、銅、亜鉛から選択される少なくとも1つの元素を含む化合物から成り、溶製、焼結等の製造法の他、MBE法あるいはCVD法等の薄膜製造技術によっても形成できるものである。

【0015】図2に、常温域で性能が高いBi<sub>2</sub>Te<sub>3</sub>系材料を用いた場合の両電極間のデバイス構造を示す。熱電半導体のバルク層として単結晶バルク材のBi<sub>2</sub>Te<sub>3</sub>或いはSb 10 <sup>2</sup>Te<sub>3</sub>等を用いそれぞれ両面に超格子を成長させていく。超格子の組成としてはBi<sub>2</sub>Te<sub>3</sub>、Sb<sub>2</sub>Te<sub>3</sub>(Bi<sub>2</sub>Ce<sub>3</sub>)等を用いる。

【0016】単位格子当たりの厚みは数nmでこのユニットが数層集まり超格子の周期をなす。この周期毎に異なった材料を単結晶で積層することによって超格子が形成される。

【0017】 このデバイスを製造するには、 $\phi$ 50、厚 さ500 $\mu$ m程度の単結晶基板(中央のバルク材)23 をMBE等の単結晶薄膜製造装置に取付け、片側全面に 20 超格子膜24、25を積層させ、次に基板を反転させも う一方の面にも同様に超格子膜26、27を積層させる。これにより、超格子でサンドイッチされたバルクが できあがる。超格子の厚さは50 $\mu$ m程度とするとよい。

【0018】 P型の半導体を得るには、Teを過剰に添加したり、Se、Agをドープする。又、N型の半導体を得るには、 $HgBr_2$ をドープする。

【0019】できあがったバルクの表面に電極との密着性を良くするために、例えばメッキ等の表面処理を行い、希望するサイズにダイシングして、半田付けや焼結等の方法により電極を取り付ける。

【0020】 このようにして得られたデバイスは、図3に示すように、基板11上に下部電極12、13、14、15、16、17を設け、P型とN型のデバイスを交互に複数個配置し、その後、下部電極と互い違いになるように、上部電極18、19、20、21、22を接\*

\*合させて、ペルチエモジュールが出来上がる。下部電極 12から下部電極17に電流をすと下部電極が冷却さ れ、上部電極が加熱される。電流の向きを反転させると 冷却、加熱も反転する。

【0021】上記のようにバルク材の厚さを $200\mu$  m、超格子構造の膜の厚さを片側  $10\mu$  mとすると、従来のバルク材のみで形成した 1 mmの厚さの熱電半導体とほぼ同じ性能を持たせることができる。これにより、電極間の厚みを 1/3 程度に低減できる。また、従来の超格子のみで形成した  $200\mu$  mの厚さの熱電半導体に比べ、蒸着時間比で 1/10となり、成膜時間が短縮でき、また、製造装置に与えるストレスも小さくなる。

【0022】上記構造の熱電素子は、製造方法に、真空 成膜プロセス、フォトリソグラフィー技術等を用いるこ とができるので、歩留りよく、低コストで大量に製造す ることができる。

#### [0023]

【発明の効果】以上説明したように、請求項1の発明においては、同一性能のバルク材のみで形成した熱電素子に比べると薄くでき、かつ、同一性能の超格子のみで形成された熱電素子に比べると短時間で製造できる。よって、小型の熱電素子が工業生産可能になる。

## 【図面の簡単な説明】

【図1】本発明の実施例の断面図

【図2】本発明の実施例のデバイスの構造を示す説明図

【図3】本発明を使用したペルチエモジュールの側面図

【図4】バルク材のみを使用した従来の熱電素子の断面 図

【図5】超格子のみを使用した従来の熱電素子の断面図 【図6】超格子のみを使用した従来の熱電素子のデバイ スの構造を示す説明図

#### 【符号の説明】

1 熱電素子モジュール


2, 3, 4, 12, 13, 14, 15, 16, 17, 1

8、19、20、21、22 電極


5、7、8、10 超格子膜

6、9 バルク膜


[図1]




【図3】




[図2]



[図5]



[図4]



[図6]

